일반적인 시퀀스 사양은 검증, 펌웨어 및 post-silicon 검증 단계와 관련된 여러 팀에서 사용하는 자극적 생성을 위한 강력한 도구로 사용됩니다. 그러다 대부분의 SoC팀은 시퀀스 생성을 위한 통합된 흐름이 부족합니다. 각 팀은 시퀀스로 수동으로 시퀀스를 작성해야 하므로 시간과 리소스가 낭비됩니다.

ISequenceSpec은 사용자가 장치의 구성, 프로그래밍 및 테스트 시퀸스를 기술하고 초기 검증 단계, 펌웨어 개발 및 post-silicon 검증 중에 사용할 준비가 된 시퀀스를 자동으로 생성할 수 있게 해줍니다. 단일 시퀀스 사양에서 검증을 위한 UVM 시퀀스, 펌웨어 및 장치 드라이버 개발을 위한 C코드, 검증을 위한 SystemVerilog 시퀀스 및 자동 테스트 장비의 CSV를 포함한 다양한 출력을 생성할 수 있습니다.

주요 혜택
  - 레지스터 사양과 동기화되어 상위 수준의 여려 IP에 이식 가능한 시퀀스를 지정합니다.
  - 레지스터 설명을 IP-XACT, SystemRDL, RALF와 같은 표준 형식으로 사용하거나
    IDesignSpec™ 통합 흐름을 활용하여 레지스터 데이터를 사용합니다.
시퀀스 구조에는 루프, if-else, wait, arguments, 상수, 인라인 함수가 포함됩니다

시퀀스는 다음과 같은 방법으로 사용되는 자극 생성을 위한 강력한 도구입니다. 검증 및 포스트 실리콘 검증 단계에 관련된 여러 팀들이 사용할 수 있지요. 그러나 대부분의 팀은 시퀀스 생성을 위한 통합된 흐름이 부족합니다.

우리의 솔루션은 골든 사양의 휴대용 시퀀스 생성을 통합해줍니다. IP-XACT, System-RDL, XML, Word 또는 Excel의 레지스터 정보를 사용하면 스프레드시트에서 특정 테스트 시퀀스를 만들고 다양한 도메인에 대해 여러 출력 형식을 생성할 수 있습니다.

• ● 검증을 위한 UVM 시퀀스
• ● 유효성 검사를 위한 SystemVerilog 시퀀스
• ● 펌웨어 및 장치 드라이버 개발을 위한 C 코드
• ● Specialized formats for Automatic Test Equipment

시퀀스 구조는 루프, if-else, wait, arguments, 상수 또는 인라인 함수를 포함합니다. 무작위 순서에 대한 제한된 변수와 간접 및 인터럽트 레지스터 처리를 지원합니다. 시퀀스는 다음을 지원합니다.

• ● 인수의 구조 - 인수의 데이터 유형을 참조하고 구조 내의 모든 요소는 시퀀스에서 읽거나 쓸 수 있습니다.
• ● 시퀀스 단계의 신호 - 값은 Reg / Reg 필드에 쓰기 / 읽기가 가능하며 신호도 서로 쓸 수 있습니다..
• ● 레지스터에서 반복 - 레지스터 / 레지스터 그룹 / 블록 / 칩의 특정 요소가 반복될 수 있는 횟수를 나타냅니다

단일 사양에서 이식 가능한 시퀀스를 생성하는 방법에 대한 도구 흐름은 아래와 같습니다: